JAM DIGITAL VHDL

Hallo, wah dah lama ni ndak ngeblogg, kali ini gua maw ngeshare2 ni gmn sih cara buat jam digital pke pemprograman VHDL, langsung ajj ni :)

1.    Jam DIGITAL 

                Konsep awal jam digital itu pke empat buah sinyal, nah antar sinyal tuh saling keterkaitan mislanya y kita punya dua sinyal detik puluhan ama satuan trus sinyal menit yang puluhan sama satuan, and then kita kasi bates buat dtik n menit satuan sampe sembilan konter trus yang puluhannya sampe lima ajj , trus klo semua sinyal lebih batesnya balik ke konter ke nol,  Lalu biar jalannya ni konter otomatis maka kita hubungin dah pke frekuensi 1 Hz (asumsi 1 Hz sama kyk 1 detik) trus cara kerjanya  gni
 saat frekuensi rising_edge atau logika 1 atau dalam VHDL ditulisnya if  y'Event and y =1 then  (dengan y itu dianggep frekuensi) , maka detik satuannya ditambah satu konter hingga batas , n klo ngelebihin bataskan detik satuan ini kembali ke konter nol nah saat kembali ke nol ini lah atau saat detik satuan ngelebihin batas detik pulhan nambah satu konter begitu seterusnya detik puluhan akan mempengaruhi menit satuan dan menit satuan akan mempengaruhi menit puluhan.

2.    aLARM
                KONSEP awal alarm itu nilai sinyal sama, maksudnya sama itu gini kalo di jam digital kita punya sinyal dengan nama internal1, internal2, internal3, dan internal4 maka  Bersambung.......